布線（layout）是pcb設計工程師基本的工作技能之一領域。走線的好壞將直接影響到整個系統(tǒng)的性能深入闡釋，大多數(shù)高速的設計理論也要終經過layout得以實現(xiàn)并驗證，由此可見前景，布線在高速pcb設計中是至關重要的提升行動。下面將針對實際布線中可能遇到的一些情況更適合，分析其合理性，并給出一些比較優(yōu)化的走線策略交流。主要從直角走線引人註目，差分走線，蛇形線等三個方面來闡述溝通協調。
1． 直角走線
直角走線一般是pcb布線中要求盡量避免的情況拓展，也幾乎成為衡量布線好壞的標準之一，那么直角走線究竟會對信號傳輸產生多大的影響呢活動？從原理上說，直角走線會使傳輸線的線寬發(fā)生變化創造更多，造成阻抗的不連續(xù)。其實不光是直角走線好宣講，頓角連日來，銳角走線都可能會造成阻抗變化的情況。
直角走線的對信號的影響就是主要體現(xiàn)在三個方面：一是拐角可以等效為傳輸線上的容性負載不斷進步，減緩上升時間信息化技術；二是阻抗不連續(xù)會造成信號的反射；三是直角尖端產生的emi認為。
傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算：
c=61w(er)1/2/z0 
在上式中等特點，c就是指拐角的等效電容（單位：pf），w指走線的寬度（單位：inch），εr指介質的介電常數(shù)，z0就是傳輸線的特征阻抗更加完善。舉個例子薄弱點，對于一個4mils的50歐姆傳輸線（εr為4.3）來說，一個直角帶來的電容量大概為0.0101pf精準調控，進而可以估算由此引起的上升時間變化量：
t10-90%=2.2*c*z0/2 = 2.2*0.0101*50/2 = 0.556ps
通過計算可以看出效高，直角走線帶來的電容效應是極其微小的。
由于直角走線的線寬增加優化程度，該處的阻抗將減小廣度和深度，于是會產生一定的信號反射現(xiàn)象，我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計算公式來算出線寬增加后的等效阻抗基礎，然后根據(jù)經驗公式計算反射系數(shù)：ρ=(zs-z0)/(zs+z0)日漸深入，一般直角走線導致的阻抗變化在7%-20%之間，因而反射系數(shù)大為0.1左右引領作用。而且預期，從下圖可以看到，在w/2線長的時間內傳輸線阻抗變化到小，再經過w/2時間又恢復到正常的阻抗加強宣傳，整個發(fā)生阻抗變化的時間極短，往往在10ps之內對外開放，這樣快而且微小的變化對一般的信號傳輸來說幾乎是可以忽略的互動式宣講。
很多人對直角走線都有這樣的理解，認為尖端容易發(fā)射或接收電磁波用的舒心，產生emi結構，這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結果顯示模式，直角走線并不會比直線產生很明顯的emi發揮。也許目前的儀器性能品牌，測試水平制約了測試的精確性，但至少說明了一個問題設施，直角走線的輻射已經小于儀器本身的測量誤差節點。
總的說來，直角走線并不是想象中的那么可怕要求。至少在ghz以下的應用中用上了，其產生的任何諸如電容，反射適應性強，emi等效應在tdr測試中幾乎體現(xiàn)不出來的特性，高速pcb設計工程師的重點還是應該放在布局，電源/地設計能力建設，走線設計高效，過孔等其他方面。當然基礎，盡管直角走線帶來的影響不是很嚴重領域，但并不是說我們以后都可以走直角線，注意細節(jié)是每個優(yōu)秀工程師必備的基本素質要素配置改革，而且，隨著數(shù)字電路的飛速發(fā)展，pcb工程師處理的信號頻率也會不斷提高無障礙，到10ghz以上的rf設計領域體系，這些小小的直角都可能成為高速問題的重點對象。 

2． 差分走線
差分信號（differential signal）在高速電路設計中的應用越來越廣泛高產，電路中關鍵的信號往往都要采用差分結構設計註入新的動力，什么另它這么倍受青睞呢？在pcb設計中又如何能保證其良好的性能呢帶動產業發展？帶著這兩個問題自主研發，我們進行下一部分的討論。
何為差分信號新產品？通俗地說意向，就是驅動端發(fā)送兩個等值、反相的信號更加廣闊，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”系統性。而承載差分信號的那一對走線就稱為差分走線。
差分信號和普通的單端信號走線相比，明顯的優(yōu)勢體現(xiàn)在以下三個方面：
a.抗干擾能力強損耗，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上形式，而接收端關心的只是兩信號的差值擴大，所以外界的共模噪聲可以被完全抵消。 
b.能有效抑制emi深入交流，同樣的道理解決，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消動力，耦合的越緊密不斷豐富，泄放到外界的電磁能量越少。
c.時序定位精確多種方式，由于差分信號的開關變化是位于兩個信號的交點同時，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝臺上與臺下，溫度的影響小幅度，能降低時序上的誤差，同時也更適合于低幅度信號的電路效高性。目前流行的lvds（low voltage differential signaling）就是指這種小振幅差分信號技術各有優勢。
對于pcb工程師來說，關注的還是如何確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢更合理。也許只要是接觸過layout的人都會了解差分走線的一般要求有序推進，那就是“等長適應性、等距”顯著。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量更優美；等距則主要是為了保證兩者差分阻抗一致需求，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一更為一致。但所有這些規(guī)則都不是用來生搬硬套的各方面，不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|。下面重點討論一下pcb差分信號設計中幾個常見的誤區(qū)落地生根。