緯亞電子 | SMT專業(yè)貼片加工為您提供最適合的解決方案 |
高速高密度PCB設(shè)計的新挑戰(zhàn)概述
如何利用先進(jìn)的EDA工具以及優(yōu)化的方法和流程橫向協同,高質(zhì)量更優美、高效率的完成設(shè)計生動,已經(jīng)成為系統(tǒng)廠商和設(shè)計工程師不得不面對的問題分享。
熱點:從信號完整性向電源完整性轉(zhuǎn)移
談到高速設(shè)計生產效率,人們首先想到的就是信號完整性問題。信號完整性主要是指信號在信號線上傳輸?shù)馁|(zhì)量開展攻關合作,當(dāng)電路中信號能以要求的時序服務為一體、持續(xù)時間和電壓幅度到達(dá)接收芯片管腳時,該電路就有很好的信號完整性足了準備。當(dāng)信號不能正常響應(yīng)或者信號質(zhì)量不能使系統(tǒng)長期穩(wěn)定工作時規模設備,就出現(xiàn)了信號完整性問題,信號完整性主要表現(xiàn)在延遲穩步前行、反射至關重要、串?dāng)_、時序指導、振蕩等幾個方面建設項目。一般認(rèn)為,當(dāng)系統(tǒng)工作在50MHz時服務品質,就會產(chǎn)生信號完整性問題傳遞,而隨著系統(tǒng)和器件頻率的不斷攀升,信號完整性的問題也就愈發(fā)突出過程。元器件和PCB板的參數(shù)的發生、元器件在PCB板上的布局、高速信號的布線等這些問題都會引起信號完整性問題進一步完善,導(dǎo)致系統(tǒng)工作不穩(wěn)定相結合,甚至完全不能正常工作。
信號完整性技術(shù)經(jīng)過幾十年的發(fā)展影響,其理論和分析方法都已經(jīng)較為成熟更加廣闊。對于信號完整性問題,陳蘭兵認(rèn)為技術先進,信號完整性不是某個人的問題示範,它涉及到設(shè)計鏈的每一個環(huán)節(jié),不但系統(tǒng)設(shè)計工程師設計、硬件工程師、PCB工程師要考慮,甚至在制造時也不能忽視善謀新篇。解決信號完整性問題推進高水平,必須借助先進(jìn)的仿真工具開展面對面,如Cadence的SPECCTRAQuest就是不錯的仿真工具,利用它可以在設(shè)計前期進(jìn)行建模不斷發展、仿真便利性,從而形成約束規(guī)則指導(dǎo)后期的布局布線,提高設(shè)計效率非常重要。隨著Cadence 在今年6月推出的專門針對千兆赫信號的仿真器MGH——它是業(yè)界首個可以在幾秒之內(nèi)完成數(shù)萬BIT千兆赫信號的仿真器——信號完整性技術(shù)更臻完善實事求是。
相對于信號完整性,電源完整性是一種較新的技術(shù)行動力,它被認(rèn)為是高速高密度PCB設(shè)計目前大的挑戰(zhàn)之一結構。電源完整性是指在高速系統(tǒng)中,電源傳輸系統(tǒng)(PDS power deliver system)在不同頻率上落到實處,阻抗特性不同效果,使PCB板上電源層與地層間的電壓在電路板的各處不盡相同,從而造成供電不連續(xù)營造一處,產(chǎn)生電源噪聲服務水平,使芯片不能正常工作;同時由于高頻輻射保供,電源完整性問題還會帶來EMC/EMI問題哪些領域。如果不能很好地解決電源完整性問題,會嚴(yán)重影響系統(tǒng)的正常工作產品和服務。
通常像一棵樹,電源完整性問題主要通過兩個途徑來解決:優(yōu)化電路板的疊層設(shè)計及布局布線,以及增加退耦電容不斷創新。退耦電容在系統(tǒng)頻率小于300 ~ 400MHz時高效利用,可以起到抑止頻率、濾波和阻抗控制的作用去突破,在恰當(dāng)?shù)奈恢梅胖煤线m的退耦電容有助于減小系統(tǒng)電源完整性的問題品質。但是當(dāng)系統(tǒng)頻率更高時,退耦電容的作用很小。在這種情況下今年,只有通過優(yōu)化電路板的層間距設(shè)計以及布局布線或者其他的降低電源、地噪聲的方法(如適當(dāng)匹配降低電源傳輸系統(tǒng)的反射問題)等來解決電源完整性問題合作關系,同時抑止EMC/EMI.
對于信號完整性和電源完整性之間的關(guān)系真諦所在,陳蘭兵認(rèn)為:“信號完整性是時域的概念,比較好理解結構不合理,而電源完整性卻是頻域的概念提供深度撮合服務,難度比信號完整性大,但在某些方面和信號完整性又有相通之處競爭力。電源完整性對工程師的技能要求更高最為突出,對于高速設(shè)計而言逐步改善,是一個新的挑戰(zhàn)。它不但涉及到板級,同時涉及到芯片和封裝級落實落細。建議從事高速電路板設(shè)計的工程師在解決了信號完整性的基礎(chǔ)上再做電源完整性。”據(jù)介紹組成部分,Cadence的電源完整性工具PI已推向市場深入闡釋,并已成功運用到很多客戶的設(shè)計中。
通過仿真 “軟”化你的設(shè)計
仿真是對把各方面問題都考慮進(jìn)去的虛擬原型的測試發展目標奮鬥。由于設(shè)計越來越復(fù)雜,工程師不可能把每一種方案都拿來實施狀態,此時只能借助先進(jìn)的仿真代替試驗進(jìn)行判斷規劃。
今天的系統(tǒng)設(shè)計,除了面臨高速高密度電路板所帶來的挑戰(zhàn)外更多的合作機會,產(chǎn)品快速面世的壓力更是使仿真成為系統(tǒng)設(shè)計必不可少的手段應用前景。設(shè)計者希望利用先進(jìn)的仿真工具,在設(shè)計階段即找出問題可以使用,從而高效率兩個角度入手、高質(zhì)量地完成系統(tǒng)設(shè)計。
傳統(tǒng)的電路板設(shè)計廣泛認同,工程師很少借助仿真的手段進入當下。更多的時候是利用上游芯片廠商提供的參考設(shè)計和設(shè)計指導(dǎo)規(guī)則(即白皮書),結(jié)合工程師的實際經(jīng)驗進(jìn)行設(shè)計服務好,然后將設(shè)計生產(chǎn)出來的原型機(jī)進(jìn)行反復(fù)測試試驗首次、找出問題、修改設(shè)計效高化,這樣周而復(fù)始進一步提升,直至問題基本全部解決。即時偶爾采用仿真工具進(jìn)行設(shè)計緊密協作,也只局限于局部電路提供有力支撐。修改電路意味著時間上的延遲,這種延遲在產(chǎn)品快速面世的壓力下是無法接受的,尤其對于大型系統(tǒng)越來越重要,一處小小的修改也許需要將整個設(shè)計推翻重來,正所謂“牽一發(fā)而動全身”優化上下,它給廠商帶來的損失是無法估量的不折不扣。
產(chǎn)品質(zhì)量的難以保證、開發(fā)周期的不可控穩定性、對工程師經(jīng)驗的過分依賴……這些因素使上述設(shè)計方法難以應(yīng)對越來越復(fù)雜的高速高密度PCB設(shè)計所帶來的挑戰(zhàn)最深厚的底氣,因而必須借助先進(jìn)的仿真工具加以解決敢於挑戰。“上游芯片廠商給的設(shè)計方案是建立在他們自己樣板的基礎(chǔ)上的,而系統(tǒng)廠商的產(chǎn)品和上游廠商的樣板不可能完全一樣應用擴展;同時過程中,一個芯片的設(shè)計要求可能和另一個的相互矛盾,這時必須通過仿真來確定設(shè)計方案建立和完善。”陳蘭兵說特征更加明顯。
從某種意義上講,仿真就是讓軟件在虛擬原型上完成以前需要通過對物理原型的測試才能夠完成的功能評價啟用,是一種更為“軟”化和更加經(jīng)濟(jì)的方案。
然而高速高密度電路板的仿真和傳統(tǒng)的仿真又有所不同。Mentor Graphics公司技術(shù)工程師尤立夫介紹:“傳統(tǒng)的仿真是針對原理圖而做的活動上,它只是加激勵達到,看輸出,由此來判斷功能是否正確大型;而高速仿真是在功能正確的前提下的可能性,看設(shè)計的性能如何,它既針對原理圖不可缺少,同時針對PCB設(shè)計系列。”利用仿真工具,可以判斷哪一個方案更貼近實際需求服務為一體,在滿足性能要求的基礎(chǔ)上方案,判斷哪一個的成本更低,在性能設(shè)計和系統(tǒng)成本之間找到一個平衡點融合。尤立夫說:“利用仿真工具規則製定,可以判斷系統(tǒng)改進(jìn)的方向是否正確,為設(shè)計指明方向引領,提高一板成功率表現明顯更佳,使產(chǎn)品更快走向市場。但是優化服務策略,無論仿真的結(jié)果多么接近測試結(jié)果技術先進,它都不能代替實際的測試系統(tǒng)。"
本文《高速高密度PCB設(shè)計的新挑戰(zhàn)概述 - PCB制造相關(guān)》由昆山緯亞電子有限公司發(fā)布在分類[資料中心]技術節能,未經(jīng)許可提高,嚴(yán)禁轉(zhuǎn)載發(fā)布。
上一篇:PCB設(shè)計的優(yōu)化
下一篇:基于高速FPGA的PCB設(shè)計技術(shù) - PCB制造相關(guān)